# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

### THIN-FILM TRANSISTOR

Patent Number:

JP59141271

Publication date:

1984-08-13

Inventor(s):

TAKEDA MAKOTO; others: 01

Applicant(s)::

SHARP KK

Requested Patent:

☐ JP59141271

Application Number: JP19830015748 19830131

Priority Number(s):

IPC Classification:

H01L29/78

EC Classification:

Equivalents:

AU3186284, AU3351984, AU549564, AU568148, JP1874378C, JP5082069B

#### **Abstract**

PURPOSE:To obtain an insulated gate type thin-film transistor consisting of crystallite silicon of high reliability and excellent characteristics by forming a gate insulating film by the compound insulating film of an anode oxide film and a protective film. CONSTITUTION: A gate electrod 20 consisting of Ta and a first insulating film 30 consisting of a thin Ta2O5 film anodicoxidized are formed on a glass substrate 10, and an Si3N4 film is laminated as a second insulating film 31. A crystallite silicon layer through the decomposition of SiH4 gas diluted with a large amount of hydrogen by glow discharge is laminated as a semiconductor layer 40. Ti is evaporated as a source electrode 50 and a drain electrode 60, and Si3N4 is laminated as a protective film 70. The Ta2O5 film of excellent insulating property can be maintained after forming the semiconductor layer 40 because the Si3N4 film is protected when forming the crystallite silicon layer by glow discharge.

Data supplied from the esp@cenet database - I2

#### (19) 日本国特許庁 (JP)

①特許出願公開

### ⑩公開特許公報(A)

昭59—141271

⑤Int. Cl.³H 01 L 29/78// H 01 L 27/12

識別記号

庁内整理番号 7377-5F @公開 昭和59年(1984)8月13日

発明の数 1 審査請求 未請求

(全 4 頁)

#### 64薄膜トランジスタ

**到特** 

願 昭58-15748

22出

頁 昭58(1983)1月31日

@発明者竹田信

大阪市阿倍野区長池町22番22号 シヤープ株式会社内 加発 明 者 菱田忠則

大阪市阿倍野区長池町22番22号

シヤープ株式会社内

⑪出 願 人 シャープ株式会社

大阪市阿倍野区長池町22番22号

個代 理 人 弁理士 福士愛彦

外2名

#### 明 細 瞽

- 1. 発明の名称
  - 薄膜トランジスタ
- 2. 特許請求の範囲
  - 1. 陽極酸化膜と該陽極酸化膜に積層された保護 絶縁層とを有するゲート絶縁膜と、前記保護絶 縁膜上に形成された微結晶又はその一部が微結 晶化した非晶質の半導体層と、を具備して成る 薄膜トランジスタ。
  - 2 前記半導体層がグロー放電により形成された 粒径50A°以上の微結晶を有するシリコン層 で構成された特許請求の範囲第1項記載の薄膜 トランジスタ。
  - 3. 陽極酸化膜がTa<sub>2</sub>O<sub>5</sub>から成る特許請求の範囲第1項記載の薄膜トランジスタ。
  - 保護絶録膜が Si, N。, SiO2 又は金属酸化物の薄膜より成る特許請求の範囲第 1 項記載の 薄膜トランジスタ。
- 3. 発明の詳細な説明

<技術分野>

本発明は絶縁ゲート形薄膜トランジスタ(以下TFTと称す)に関するものであり、特に半導体層に少なくとも一部が微結晶化したシリコン(以下単に微結晶シリコンと称す)を用いた場合に於いて、特性が良好で高い信頼性を得ることができるTFT構造に関するものである。

#### <従来技術>

従来の一般的なTFTの構造及びその形成法について第1図とともに説明する。絶縁基板1上にゲート電極2・ゲート絶縁膜3・半導体層4を順次堆積し、半導体層4にソース電極5及びドレイン電極6を形成することによりTFTが作製される。絶縁基板1としては一般的にガラス板・セラミック板・石英板等が用いられる。また、ゲート電極2はCr、A&、Ni、Au等の金属材料、ゲート絶縁膜3はSiO、SiO2、A&2O2、Ta2O6、Y2O2、Si2N、MoF2等の酸化物、空化物又は弗化物、半導体層4はCdS、CdSe、Te。PbS、アモルファスシリコン又は微結晶シリコン等形成される。ソース電極5及びドレイン電極6

(2)

としては A L , A u , N i , C r , I n 等の半導体 陥 4 とオーミックコンタクトが可能な金属が用い られる。

上記構造を有するTPTを例えば液晶表示装置 のマルチブレックス駆動に使用する場合、TFT のオフ抵抗(Rois)が充分に高く遮断性が良好 であること、オン抵抗( R<sub>ON</sub> )が充分に低く オン/オフ比(R<sub>OPP</sub>/R<sub>ON</sub>)が高いこと及びス イッチング速度が大きいことを必要とし、更に長 時間の動作に対して安定であることが要求される。 このような特性を満足するTFTを実現するため にはTFTのゲート絶縁膜3が、(1)絶縁性が良好 (ピンホールが無い)でかつ信頼性及び耐圧が高 いこと、(2)可能イオン密度が低いこと、(3)半導体 との界面単位密度が小さいこと、(4)半導体に対す る電界効果が大きいてと、等の条件を満たしてい ることが必要であるが、上記(11)と(1)は相反する要 求でありこれを同時に満足させることは困難であ る。例えば、スパッタリング法.CVD法等で 500円2.SigN。等の薄膜を形成する場合、

たSiH。ガスを分解して形成したシリコン膜は 微結晶を含み、移動度が大であり、上記アモルフ ァスシリコンのTFTとしての利点を損なうこと なく応答速度が改善される。従って、陽極酸化膜 をゲート絶縁膜3として組み合せることにより、 極めて特性の良いTFTが作製されると考えられ

しかしながら、陽極酸化膜にグロー放電による 微結晶シリコン層を堆積すると陽極酸化膜が損傷 を受けて劣化し、絶縁性が著しく低下するため TFTのゲート絶縁膜3としての機能を果すこと ができなくなる。陽極酸化膜をゲート絶縁膜3と して用いる場合には必然的に半導体層4の形成工 程はゲート絶縁膜3の形成工程の後でなければな らず、このため上配絶縁性の低下を回避すること が良好なTFTを作製する上で非常に重要な要件 となる。

#### <発明の目的>

本発明は上記問題点に鑑み、技術的手段を駆使ることにより、陽極酸化膜の絶縁低下を招くこ

2000~3000 A°以下の厚さではピンホールの無い薄膜を形成することは極めて困難となる。しかしながら、陽極酸化法によれば、数百 A°の厚さでピンホールの無い絶縁膜を得ることができ、耐圧も高い。半導体表面に対する電界効果はゲートに印加する電圧を一定とすれば絶縁膜の誘電率に比例し厚さに反比例するので陽極酸化膜を用いることにより絶縁性を良好に保持しながら厚さを薄くすることができ、極めて大きな電界効果が期待される。

一方、半導体層4としては、アモルファスシリコンを単体として使用すると、従来用いられてきた C d S e 等の化合物半導体に於いて問題となる 化学量論的組成からのずれに起因する特性のばら つきが少なく、またエネルギーギャップも大き で 大きが少ないこと等のTFT用半が 体層として優れた利点が得られる。しかしながらアモルファスシリコンに於いては、そのキャリア 移動度が極めて小さく応答速度の点で問題があったた。 一方、グロー放電により多量の水素で希釈した。

となく微結晶シリコン層を半導体層として形成した新規有用なTFTを提供することを目的とするものである。

#### <実施例>

第2図は本発明の一実施例を示すTFTの構成 断面図である。

ガラス基板10上にTa膜を堆積した後、これを酒石酸アンモニウム水溶液に浸渍し、化成処理する。65Vの定配圧化成で1000 A°のTa₂Оы膜が作製され、この結果Taから成るゲート電極20とTa表面の薄い酸化膜から成る第1の絶縁膜30が形成される。第1の絶縁膜30上にはCVD法又はスパッタリング法等で厚さ1000 A°のSi₂N₄膜が第2の絶縁膜31として積陥される。第2の絶縁膜31はSi,Nュ以外にSi0、Si0₂・Y₂0,・AL₂0;・M。F₂等が実施に供され、陽極酸化されたTa₂0。膜即ち第1の絶縁膜を保護する機能を有する。この第1の絶縁膜30と第2の絶縁膜31でゲート絶縁層が構成される。次に半導体層40としてグロー放電により多量の

水梨で希釈したSiH。ガス、例えば SiH<sub>4</sub>/(SiH<sub>4</sub>+H<sub>2</sub>)=0.03を分解し、数 結晶シリコン層を3000A°積層し、次にソース 配極 5 0 及びドレイン電極 6 0 として 3 0 0 0 A° のTiを蒸着すると本実施例のTFTが作製され る。半導体魔40は微結晶シリコンの集合体ある いは一部が微結晶化したアモルファス(非晶質) シリコン層で構成される。また後結晶シリコンの 粒径は50 A°程度から数百 A°程度に設定される。 多量の水素で希釈したSiH。ガスを用いてグロー 放電すると得られる層はアモルファスシリコン層 中に微結晶シリコンが島状に点在した状態となり、 その粒径は一般的に50~100 A°程度である。 これを必要に応じて成長されると微結晶シリコン が順次増加し、全体が多結晶体に移行する。この TFTは保護膜70としてCVD法によりSi3Na が 3 0 0 0 A° 積層され、半導体層 4 0 がコートさ れる。この保護膜70は微結晶シリコン瘤の保護 のみならず半導体層40の裏の表面を空乏化し、 オフ状態のリーク電流を減少させ、TFTの特性

得られ、ゲート電圧がOVでの抵抗(オフ抵抗)しが高くなり、液晶マトリックス駆動用TFTとのでの抵抗(オフ抵抗)してある。また保護膜70は、
TFTが直接大気と接触することを防止し、後結るパンドの曲がりを少なくし、特性の安定化を作用)がしかると同時にオフス素子を駆動するための下すが直接接触するのを防止し、TFTの海に適用した。では、大きなのないのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きなのでは、大きないった場所をは、大きないった場所をは、大きないった場所をは、大きないった場所をは、大きないった場所をは、大きないった場所をは、大きないった。

(7)

第3図は上述のTFTに於けるドレイン電流ーゲート電圧特性(VDS = +10 V)を示すものである。 測定したTFTはソース電極50とドレイン電極60間の間隔に対応するチャネル長Lが40億億、チャネル幅wが2000pmのもので

を大きく向上させる。

上記実施例に於いて、Si,N.の比誘電率を6.4、Ta2Osの比誘電率を26.0とすれば、ゲート絶縁度をSi,N.のみで形成して本実施例と同等の電界効果を得るには1250 A°程度の厚さに層設することが必要であるが、これではピンホールのために絶縁特性が劣化する。しかるに上記実施例の如くゲート絶縁度をTa2Os 膜とSi,N. Qe 機の発生がなく高い絶縁特性が得られる。またTa2Os 膜上にSi,N. Qe 機を増することにより、微結晶シリコン層をグロー放電で形成する際にSi,N. Qe 機を保護することとなりTa2Os 膜を損傷することがなく、従って半導体層4形成後も絶縁性の良好なTa2Os 膜を維持することができる。

ゲート電極20はTaで構成されているが、n チャンネル動作のTFTに於いては、AL等の場合と比較してTaの仕事関数が大きいのでピンチオフ質圧が正となり、ノーマル・オフのTFTが

ある。またソースドレイン間の電圧 V<sub>DS</sub> は 1 0 Vである。ゲート電圧が 0 V~+ 5 Vの範囲において 3 桁以上、 0 V~+ 1 0 Vの範囲において 5 桁のオン・オフ比(ドレイン電流比)が得られていることがわかる。

以上詳説した如く、本発明はゲート絶縁膜を陽極酸化膜とこの陽極酸化膜を微結晶シリコンのグロー放電形成時に保護する保護膜との複合絶縁膜で形成することにより信頼性の高いかつ特性の良好な微結晶シリコンのTFTを構成したものであり、その技術的意義は多大である。

#### 4. 図面の簡単な説明

第1図は従来のTFTの基本的構成を示す断面 図である。

第2図は本発明の一実施例を示すTFTの基本 ・ 的構成図である。

第3図は第2図に示すTFTのドレイン電流対 ゲート電圧特性を示す説明図である。

10…ガラス蒸板、 20…ゲート電極、

30…第二の絶縁膜、 31…第2の絶縁膜、

40…半導体層、 50…ソース電極、

60…ドレイン電極。70…保護膜。

代理人 弁理士 福 士 爱 彦(他2名)

010

